一般来说，门电路的输入悬空相当于输入高电平。但对于不用的输入端应当妥善处理。悬空就是逻辑器件的输入引脚即不接高电平，也不接低电平。由于TTL逻辑器件的内部结构，当它输入引脚悬空时，相当于该引脚接了高电平。一般实际运用时，引脚不建议悬空，易受

分类:电脑网络 >> 硬件问题描述:现在的计算机技术是不是还是利用高电平和低电平的转换来代表和传输不同的信号呢 在计算机技术中,各种门电路的输入和输出是不是都是以高低电平的方式来实现呢 解析:是的。 现

标准应该是普通51那种，弱上拉，可以输出高电平，输出高电平后也允许外部强行拉低，这种用起来比较方便，不容易发生电平冲突。推挽就是强上拉了，拉电流比较大，不允许外部拉低，只能用于输出信号不能输入。开漏是完全没有上拉能力的，不能输出高电平，但可

adc0809的数据GET之后，是八位二进制数：0000 0000~1111 1111。也就是十进制的：0~255。该数据，除以 10，取整数，就是百位数。余数，再除以 10，取整数，就是十位数。余数，就是个位数。ADC0809是CMOS单

电路的参考电的电压接近电源电压，即称为此参考点是处于高电平状态；电路的参考电的电压接近地（0V）电压，即称为此参考点是处于低电平状态；高低电平的术语来自于数字电路。数字电路中的信号电压不是最高就是最低，没有中间状态的。所以我们就只关心参考点

一、上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。二、上拉电阻的作用：1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般

1、数字电路中，数字电平从低电平（数字“0”）变为高电平（数字“1”）的那一瞬间（时刻）叫作上升沿。硬件描述语言在Verilog等硬件描述语言中，用“posedge”表示“上升沿”。2、数字电路中，数字电平从高电平（数字“1”）变为低

1、高电平，指的是与低电平相对的高电压，是电工程上的一种说法。在逻辑电平中，保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于输入高电压（Vih）时，则认为输入电平为高电平。在数字逻辑电路中，低电平表示0，高电平表示1。一般

一、上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。上拉电阻的作用：1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提

高电平，指的是与低电平相对的高电压，是电工程上的一种说法。在逻辑电平中，保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于输入高电压（Vih）时，则认为输入电平为高电平。低电平（Vil）指的是保证逻辑门的输入为低电平时所允许