一般来说,门电路的输入悬空相当于输入高电平。但对于不用的输入端应当妥善处理。
悬空
就是逻辑器件的输入引脚即不接高电平,也不接低电平。由于TTL逻辑器件的内部结构,当它输入引脚悬空时,相当于该引脚接了高电平。一般实际运用时,引脚不建议悬空,易受干扰。对于TTL或非门接地处理,对于TTL与非门可以悬空或接高电平。至于COMS不能悬空,那是因为COMS的栅极和衬底是被二氧化硅隔开,它比较脆弱,只能承受几百伏的电压,而静电能达到上千伏,COMS悬空时电压为VDD/2。
TTL逻辑电路,内部是由晶体三极管电路组成的,其输入端由发射极输入,根据TTL电路的特性可知,只有当输入电压小于三极管的阈值电压UTH时,三极管才导通,也就是说输入低电平时三极管才导通;当输入高电平时,由于BE无压差或压差小于UTH,三极管截止。由三极管的阻抗特性可知,当输入端串联电阻时,会影响TTL电路的输入电压,当输入端串联电阻大于1kΩ时,即使串联电阻后接地,其输入端的电压相当于高电平,三极管是截止的。
也就是说,即使输入端悬空,也相当于认为高电平状态。
因此,TTL电路多余的输入端的处理方式为:
(1)与门、与非门:多余的输入端输入高电平对逻辑功能无影响,可做以下方式处理:
①将多余的输入端串联限流电阻接高电平(电源VCC);
②多余的输入端与有用的输入端并联使用,比如3输入端的与门电路只是用两个,可将第三个没有使用的输入端与1或2并联使用;
③多余的输入端直接悬空,由TTL电路可知,直接悬空也是相当于输入高电平的,因此可直接悬空;
④多余的输入端串联大于1kΩ的电阻接地,串联大于1kΩ的电阻接地也是相当于输入高电平,因此,从原理上来说也是可以。
注意:为了提高电路可靠性,提高TTL电路的抗干扰能力,最好不要采用直接悬空或串联大于1kΩ的电阻接地的方法。
(2)或门、或非门:多余的输入端输入低电平对逻辑功能无影响,可做以下方式处理:
①接低电平(地);
②串联小于1kΩ电阻接地。
注意:串联电阻应远小于1kΩ以提高抗干扰能力。最好方法直接接地即可。这时多余的输入端是不允许悬空的,悬空相当于高电平就会影响逻辑功能。
CMOS逻辑电路多余的输入端是绝对不允许悬空处理的!该接地接地,该接VDD接VDD。
CMOS逻辑电路,内部是由MOS管电路组成的,MOS管的栅极和其它各极间有绝缘层相隔,在直流状态下,栅极无电流,所以静态时栅极不取电流,输入电平与外接电阻无关。由于MOS管是压控元件,其控制端电流很小,输入阻抗极高,多余的输入端悬空很容易受到外界的干扰。
因此,cmos电路多余的输入端的处理方式为:
(1)与门和与非门电路
对于CMOS与门、与非门电路的多余输入端就应采用高电平,即可通过限流电阻(500Ω)接电源。
(2)或门、或非门电路
或门和或非门电路多余输入端的处理方法应是将多余输入端接低电平,即通过限流电阻(500Ω)接地。
总结:TTL逻辑电路多余的输入端在不影响逻辑功能的的情况下是可以悬空处理的,但是为了养成习惯和提高电路可靠性,输入端最好不要悬空;而CMOS逻辑电路多余的输入端完全不允许悬空处理,会直接受到干扰而影响功能。
三态门之高阻态的理解
高阻态这是一个数字电路里常见的述语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,其电压值可以浮动在高低电平之间的任意数值上,随它后面所接的电路而定。
高阻态的实质
电路分析时高阻态可做开路理解。可以把它看作输出(输入)电阻非常大,极限可以认为悬空(也就是说理论上高阻态不是悬空),它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。当门电路的输出上拉管导通而下拉管截止时,输出为高电平;反之就是低电平;如上拉管和下拉管都截止时,输出端就相当于浮空(没有电流流动),其电平随外部电平高低而定,即该门电路放弃对输出端电路的控制。
CMOS门电路与TTL门电路的区别:
1 CMOS是场效应管构成,TTL为双极晶体管构成。
2 COMS的逻辑电平范围比较大(5~15V),TTL只能在5V下工作
3CMOS的高低电平之间相差比较大、抗干扰性强,TTL则相差小,抗干扰能力差
4CMOS功耗很小,TTL功耗较大(1~5mA/门)
5CMOS的工作频率较TTL略低,但是高速CMOS速度与TTL差不多相当。
6TTL门电路的输入端悬空相当于1,CMOS门电路的输入端不允许悬空。
CMOS电平和TTL电平:CMOS逻辑电平范围比较大,范围在3~15V,比如4000系列(4011与非门),当5V供电时,输出在46以上为高电平,输出在005V以下为低电平。输入在35V以上为高电平,输入在15V以下为低电平。
TTL芯片,供电范围在0~5V,常见都是5V,如74系列5V供电,输出在27V以上为高电平,输出在 05V以下为低电平,输入在2V以上为高电平,在08V以下为低电平。
74HC573 概述
74HC573是一款高速CMOS器件,74HC573引脚兼容低功耗肖特基TTL(LSTTL)系列。
74HC573包含八路D 型透明锁存器,每个锁存器具有独立的D 型输入,以及适用于面向总线的应用的三态输出。所有锁存器共用一个锁存使能(LE)端和一个输出使能(OE)端。
当LE为高时,数据从Dn输入到锁存器,在此条件下,锁存器进入透明模式,也就是说,锁存器的输出状态将会随着对应的D输入每次的变化而改变。当LE为低时,锁存器将存储D输入上的信息一段就绪时间,直到LE的下降沿来临。
当OE为低时,8个锁存器的内容可被正常输出;当OE为高时,输出进入高阻态。OE端的操作不会影响锁存器的状态。
74HC573与以下型号逻辑功能相同:
74HC563,但输出为反相
74HC373,但引脚布局不同 74HC573d参数
74HC573 基本参数
电压 20~60V
驱动电流 +/-78 mA
传输延迟 14 ns@5V
74HC573 其他特性
逻辑电平 CMOS
功耗考量 低功耗或电池供电应用
74HC573 封装与引脚
SO20, SSOP20, DIP20, TSSOP20
74HC573D 特性
输入输出分布在芯片封装的两侧,为微处理器提供简便的接口 用于微控制器和微型计算机的输入输出口 三态正相输出,用于面向总线的应用
共用三态输出使能端
逻辑功能与74HC563、74HC373相同
遵循JEDEC标准no7A
ESD保护
HBM EIA/JESD22-A114-C超过2000 V MM EIA/JESD22-A115-A超过200 V
温度范围
-40~+85 ℃
-40~+125 ℃
有pdf文件下载
以上就是关于74ls74使能端如何处理全部的内容,包括:74ls74使能端如何处理、74HC573 输出使能端 与 锁存使能端,是什么意思作用是什么、等相关内容解答,如果想了解更多相关内容,可以关注我们,你们的支持是我们更新的动力!