存储器芯片的内部结构

1.这里只介绍动态存储器(DRAM)的工作原理。每个动态存储器只有一条输入数据线和八个地址引脚。为了形成64K地址，必须在系统地址总线和芯片地址引线之间专门设计一个地址形成电路。

系统地址总线信号可以分时施加到8个地址的管脚上，芯片内的存储单元由芯片内部的行锁存、列锁存和解码电路选择，锁存信号也由外部地址电路产生。

2.从DRAM芯片读取数据时，CPU先将行地址加到A0-A7，然后发送RAS latch信号，其下降沿锁存芯片内部的地址。

然后将列地址加到芯片的A0-A7，然后发送CAS latch信号，在信号的下降沿也锁存芯片内部的列地址。然后保持WE=1，在CAS的有效期内输出并保持数据。

当需要向芯片中写入数据时，行地址和列地址依次锁定芯片中的RAS和CAS，然后，WE有效，待写入的数据加入时，将数据写入选定的存储单元。

3.由于电容无法长时间保持电荷恒定，因此需要定期对动态存储电路的每个存储单元进行重新读取，以保持电荷稳定。这个过程称为动态内存刷新。PC/XT机中DRAM的刷新是通过DMA实现的。

首先用可编程定时器8253的计数器1每隔1χ12μs产生一个DMA请求，加入到DMA控制器的通道0。当DMA控制器的通道0的请求被响应时，DMA控制器发送刷新地址信号，并读取动态存储器，每次刷新一行。