有三种情况。
1、改时序没变化检查这条path是否合法，如是条异步的path，或者半周期的path，这时找设计人员确认这是否是一条合法的path，或是约束写错了，或designer不小心写了一个负沿的寄存器。
2、如合法，需要确认这条path本来逻辑就很长，还是因为PR的floorplan导致的。如果你发现时序路径上有一连串的buffer，那是floorplan导致这条path的cell之间距离很远，工具插入了很多buffer。
3、如是floorplan导致，尝试在placement时把这条pathgroup起来，加大权重使得工具优先对待这条path。
ic layout应该从两个方面来说：digital或者analog
我从analog layout的方面说一下
作为一个junior的ic layout 工程师，你需要根据designer的要求绘制版图，通过所有的drc，lvs，erc的检查，如果涉及要post simulation，你需要提取版图的寄生参数，再反馈给designer做后仿。
senior的工作不仅限于模块的layout，还包括top的floorplan以及routing，bonding，esd，latchup==问题，如果涉及到command file，那还需要学习相关的语法。
工作内容只能做一个概述，要想了解更多的知识，你需要学习相关的知识。
the art of analog layout
半导体相关知识
这些都是最基础的
没有最好，只有更好。
比较常见的有Lumion、3dmax、maya、vue、turboFloorPlan3d等等。
好学易用的首推Lumion，看教程几个小时就可以学会，操作很傻瓜化，刚学就能用来做事，其次turboFloorPlan3d也很容易用。其它的软件怎么也得学好几天才能懂点基本的操作，学一个月后能做事基本上就能算天才。
从渲染出图速度来看首推Lumion，Lumion渲染一张图只需几秒至十多秒（前提是显卡比较好），其它软件也许要一个小时，或者几个小时，最慢的是VUE。
从画质来看，首选VUE，**《阿凡达》里面很多漂亮的自然景观就拜VUE所赐。但是其渲染速度慢得有点让人难以忍受。
综合来看，Lumion和3dmax是不错的选择。
快速出方案，Lumion是首选，现在的版本是25。但是Lumion的画质不太好，操作虽然简单但是可控性差，建模能力基本上没有。
画质和速度以及功能的均衡当选3dmax。这也是3dmax横行国内效果图业界多年的原因。
当然，不管你选择哪一款，最后都离不开PS。
1、台积电是业内领袖级别的，是可以切割晶圆的核心技术厂家。
2、因为台积电公司的半导体整个生态链，主要分为前端设计（design），后端制造（mfg）、封装测试（package），所以台积电是自己做研发的。
前端设计是整个芯片流程的“魂”，从承接客户需求开始，到规格、系统架构设计、方案设计，再到Coding、UT/IT/ST，提交网表做Floorplan，最终输出GDS（Graphics Dispaly System）交给Foundry做加工。
由于不同的工艺Foundry提供的工艺lib库不同，负责前端设计的工程师要提前差不多半年，开始熟悉工艺库，尝试不同的Floorplan设计，才能输出Foundry想要的GDS。
后端制造是整个芯片流程的“本”，拿到GDS以后，像台积电，就是Foundry厂商，开始光刻流程，一层层mask光刻，最终加工厂芯片裸Die。
封装测试是整个芯片流程的“尾”，台积电加工好的芯片是一颗颗裸Die，外面没有任何包装。大家度娘一下晶圆，就可以看到一个圆圆的金光闪闪的东西，上面横七竖八的划了很多线，切出了很多小方块，那个就是裸Die。
裸Die是不能集成到手机里的，需要外面加封装，用金线把芯片和PCB板连接起来，这样芯片才能真正的工作。
扩展资料：
台湾积体电路制造股份有限公司，简称台积电、TSMC，属于半导体制造公司。成立于1987年，是全球第一家专业积体电路制造服务（晶圆代工foundry）企业，总部与主要工厂位于台湾新竹科学园区。
2017年，领域占有率56%。2018年一季度，合并营收85亿美元，同比增长6%，净利润30亿美元，同比增长25%，毛利率为503%，净利率为362%，其中10纳米晶圆出货量占据了总晶圆营收的19%，另外7纳米FinFET制程技术即将量产。
截止2018年4月19日，美股TSM，市值2174亿美元，静态市盈率19。
2018年7月19日，全球同步《财富》世界500强排行榜发布，台湾积体电路制造股份有限公司排名368位。
2018年8月3日晚，台积电传出电脑系统遭到电脑病毒攻击，造成竹科晶圆12厂、中科晶圆15厂、南科晶圆14厂等主要厂区的机台停线等消息。台积电证实，系遭到病毒攻击，但并非外传遭黑客攻击。
8月4日，台积电向外界通报已找到解决方案。 2018年12月，世界品牌实验室发布《2018世界品牌500强》榜单，台积电排名第499。 2019年，台积电Q1季度营收71亿美元，同比下滑了16%。整体行业排名第三名。
参考资料：
pd：physical design后端设；pr：placement and routing布局布线；pv：process verification小批量过程验证。
PV即物理验证。这部分主要涉及DRC，LVS和ERC检查。这部分也是数字后端工程师必须要熟练掌握的。block level的drc&lvs，我相信工作一两年的小伙伴们都能搞定。一个优秀的数字后端工程师还需要能够较快无误地完成LVS工作。
物理验证也是tape out前的一项重要事项。如果物理验证有错，那芯片生产就会失败。在布局布线工具中，软件只能检查到金属层上的物理违反，而真正的物理验证需要检查到器件底层（base layer）。因此，物理验证需要将金属层和底层金属合并到一起，进行全芯片的drc检查。同时，还需要做全芯片的LVS（版图与原理图一致性检查），ERC（电气规则检查）。确保芯片没有任何物理设计规则违反。物理验证一般在mentor公司的calibre中进行，是业界标准的物理验证工具。
布局布线（PD）：布局布线是数字后端中占比最大的工作，主要负责netlist到GDSII的转化过程，步骤包括Floorplan，Place，CTS，Optimize，Route，ECO等，确保自己负责的模块满足时序还有物理制造的要求。同时，需要协同其他工程师，及时提供他们需要的文件，比如def、 spef、网表等，是数字后端中最核心的工作。布局布线对工具的依赖程度较强，而且工具操作相对来说较为复杂。业界较为常用的是cadence的Innovus软件和Synopsys的ICC，掌握这两大工具的使用需要花费一定的时间。
：
1功耗分析（PA）：功耗分析也是芯片signoff的重要一大块，随着现在芯片的规模越来越大，功耗在芯片的中的地位也越来越高。功耗分析的两大任务是分析IR drop（电压降）和EM（电迁移），及时将结果反馈给布局布线任务组，让他们及时修改后端设计图，解决设计中潜在的问题。
以上就是关于改时序没变化怎么办全部的内容，包括:改时序没变化怎么办、ic layout 工程师具体做什么工作的、最好的绿化效果图制作软件等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！
