管理配置不同:管理配置接口控制PHY的特性。SGMII该接口有32个寄存器地址,每个地址16位。其中前16个已经在“IEEE 802.3,2000-22.2.4 Management Functions”中规定了用途,其余的则由各器件自己指定。
2.
传输速率不同:SGMII是8bit并行同步收发接口,采用8位接口数据,工作时钟125MHz,因此传输速率可达1000Mbps。同时兼容MII所规定的10/100 Mbps工作方式。 GMII接口中的控制信号如TX_ER、TX_EN、RX_ER、RX_DV、CRS和COL的作用同MII接口中的一样,发送参考时钟GTX_CLK和接收参考时钟RX_CLK的频率均为125MHz(1000Mbps/8=125MHz)。
3.
组成成分不同:SERDES主要由物理介
中间类型。serdes驱动类型中间类型，也存在一些介于SerDes和并行接口之间的接口类型，相对源同步接口而言，这些中间类型的接口也使用串行器（Serializer）。SERDES是英文SERializer（串行器）/DESerializer（解串器）的简称。它是一种主流的时分多路复用（TDM）、点对点（P2P）的串行通信技术。1、前者是以太网MAC与PHY之间的媒体接口(单工) ，后者是通用可编程串行接口(双工)。
2、serdes是差分输出输入，各一对差分线。
SGMII只是一个普通高速串行信号，SGMII--Serial Gigabit Media Independent Interface 。
3、SGMII是PHY与MAC之间的接口，类似与GMII和RGMII，只不过GMII和RGMII都是并行的，而且需要随路时钟，PCB布线相对麻烦，而且不适应背板应用。
而SGMII是串行的，不需要提供另外的时钟，MAC和PHY都需要CDR去恢复时钟。另外SGMII是有8B/10b编码的，速率是1.25G。
4、Serdes一般集成在高端FPGA上，或专用加串/解串器IC。比较通用，如PCI-E，SATA等。差分结构更稳定，当然规格不同最大速率不同。如Lattice的FPGA EPC3 是4路serdes 3.25G。
扩展资料：
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。
这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。
SERDES主要由物理介质相关（ PMD）子层、物理媒介附加（PMA）子层和物理编码子层（ PCS ）所组成。PMD是负责串行信号传输的电气块。
PMA负责串化/解串化，PCS负责数据流的编码/解码。在PCS的上面是上层功能。针对FPGA 的SERDES ，PCS提供了ASIC块和FPGA之间的接口边界。
以太网是使用最广泛的通信协议。以太网的数据传输速率已经从10 Mbps发展至100 Mbps，又发展至1吉比特（ 1000 Mbps ），继而又发展多吉比特范围： 10 Gbps 、 40 Gbps和100 Gbps。
随着数据传输率的发展，链路已经从并行接口（MII、 GMII ）发展到串行链路（GE、SGMII 、 XAUI等）。
参考资料来源：百度百科——serdes
