做芯片的是什么工作

1.什么是IC？

集成电路，即集成电路，IC产业简单理解为芯片产业/半导体产业。

根据功能，集成电路可分为数字集成电路、模拟集成电路、微波集成电路和其他集成电路。

数字IC是传输、处理和处理数字信号的芯片。可分为通用数字IC和专用数字IC，也是目前应用最广泛、发展最快的芯片。

通用集成电路是指那些用户多、应用范围广的标准电路，如存储器(DRAM)、微处理器(MPU)、微处理器(MCU)。

专用集成电路(ASIC)，即从字面上看，为某一应用或领域设计的集成电路芯片。

芯片分为以下两种输出模式。

1.IC厂商(IDM)自己设计，自己的工业线加工，封装，测试，最后生产芯片。

2.IC设计公司(Fabless)与IC制造公司(Foundry)合并。设计公司会把最终的物理版图交给Foundry进行加工制造，而封装测试则交给下游厂商。

二、芯片设计和后期设置的全过程

什么是上游设计，什么是下游封装测试，什么是无晶圆厂，什么是PE？在不了解芯片行业的同学看来，这些问题基本上是两眼一抹黑。

1.IC设计公司(海思、兰琪、寒武纪等公司)

营销部门:营销专员和项目经理确定用户和市场需求。

IC设计:IC设计工程师参与其中，包括架构师、前端设计、功能验证、dft、后端设计和版图设计。

2.晶圆厂(TSMC、SMIC等公司，即fab工厂)——晶圆制造。

大部分材料专业的学生最终都会去fab工厂，做大致的PE和PIE。

3.包装测试

包装工程师，ATE测试工程师

从上游的设计到下游的封测，工作环境和薪资待遇都是一个从上到下的比较。30W芯片设计年薪朝九晚六PE20W晶圆厂年薪三班倒，高低评判。

三、数字集成电路设计的全过程

前端设计流程

1.需求分析和规格制定

市场调研，搞清楚需要什么样的功能芯片。

芯片规格和功能清单一样，是客户对芯片设计公司提出的设计要求，包括芯片需要达到的具体功能和性能要求。

2.架构设计和算法设计。

根据客户提出的规范要求，对部分功能进行算法化设计，提出设计方案和具体实现架构，划分模块功能。

3.RTL逻辑设计

硬件描述语言(Verilog)用于用代码描述模块功能，即将实际的硬件电路功能用硬件语言描述，形成RTL(寄存器传输级)代码。

4.功能模拟(功能验证)

模拟就是检查编码设计的正确性，可以理解为验证就是对设计纠错的存在，是验证价值的体现。

如果一个小问题没发现，直接去后端设计，最后流片失败，损失巨大。所以好的IC设计公司一般设计和验证比例是1:3。

5.逻辑综合-逻辑综合

逻辑是一个灵活的环节，有时候在前端，有时候在后端，由不同的公司安排。

模拟通过，逻辑合成。逻辑是将HDL代码翻译成网表。

需要设定合成的约束条件，即你希望合成的电路在面积、时序等目标参数上达到的标准。

6.静态时序分析

静态时序分析，属于验证的范畴，主要是对电路进行时序验证，检查电路中是否存在违反建立时间和保持时间的情况。

这是数字电路的基础知识。当寄存器中出现这两种时序冲突时，无法正确采样数据和输出数据。所以基于寄存器的数字芯片的功能肯定会有问题。

7.形式验证-有效性

验证类，从功能上验证综合网表(STA是时序)。

为了保证原HDL中描述的电路功能在逻辑综合过程中不被改变。

后端设计流程

1.可测性设计

芯片往往有自己的测试电路，DFT的目的是在设计时考虑未来的测试。

2.平面图

布局就是放置芯片的宏单元模块，一般确定各种功能电路的放置位置，比如ip模块、RAM、I/O引脚等等。布局可以直接影响芯片的最终面积。

3.时钟树综合

简单来说就是时钟的布线。由于时钟信号在数字芯片中的全局命令作用，其分布应对称连接到各个寄存器单元，这样当时钟从同一时钟源到达各个寄存器时，时钟延迟的差异最小。

这就是时钟信号需要单独布线的原因。

4.地点和路线

这里的布线是普通的信号布线，包括各种标准单元(基本逻辑门)之间的布线。

比如我们平时听到的0.13um工艺，或者90nm工艺，其实就是金属布线在这里能达到的最小宽度，从微观的角度来说就是MOS管的沟道长度。

5.寄生参数提取

由于导线本身的电阻，相邻导线之间的互感，以及耦合电容，芯片内部会产生信号噪声、串扰和反射。

这些影响会引起信号完整性问题，导致信号电压波动和变化，严重的话会导致信号失真误差。

6.布局的物理验证

验证已完成布线的物理布局的功能和时序。

实际后端工艺还包括电路功耗分析，以及随着制造技术不断进步的DFM(Design for manufacturity)问题。物理版图验证完成，也就是整个芯片设计阶段完成，接下来就是芯片制造。

将物理布局以GDSII文件格式交给芯片代工厂(称为Foundry)在晶圆上制作实际电路，然后通过封装和测试获得芯片。